Università degli Studi di Napoli – Federico II

INTRODUZIONE AL CORSO

ARCHITETTURA *dei* **SISTEMI DIGITALI**

Proff. Nicola Mazzocca e Alessandra De Benedictis



OBIETTIVI DEL CORSO

- **Da un punto di vista metodologico:**
  - **Progetto** di sistemi digitali di varia complessità:
    - dai circuiti combinatori e sequenziali più semplici..
    - ..alle macchine più complesse, ottenute per composizione ed estensione di circuiti noti
    - ..per arrivare alla comprensione delle fasi di progetto di un processore

- **Da un punto di vista tecnologico:**
  - **Simulazione e Sintesi** delle architetture progettate
    - descrizione del design mediante linguaggi di descrizione dell'hardware (HDL)
    - utilizzo di ambienti di sviluppo commerciali
    - sintesi su dispositivi programmabili

Come influiscono gli aspetti tecnologici sul progetto?

- La tecnologia realizzativa impatta fortemente sul progetto di un sistema digitale
- Conoscere i **componenti elementari** a disposizione nella tecnologia target e le loro caratteristiche è fondamentale per:
  - Orientare la scelta dei componenti logici fondamentali del design in modo da poterli sfruttare al meglio durante il processo (automatico) di sintesi (*mapping*)
  - Valutare l'opportunità e la convenienza di effettuare ottimizzazioni in fase di design
  - Valutare le prestazioni di un design in termini di occupazione di area su silicio e tempi di risposta

Tecnologia target: i dispositivi programmabili e i linguaggi

- Le tecnologie realizzative che prenderemo in considerazione sono quelle dei <u>dispositivi logici programmabili</u>
- I dispositivi programmabili appartengono a due grosse famiglie:
  - **ASIC - *Application Specific Integrated Circuit***: dispositivi elettronici solitamente programmati in fabbrica e dedicati ad uno specifico scopo in maniera permanente
    - High-volume productions
  - ***FPGA - Field Programmable Gate Array:*** dispositivi elettronici che possono essere programmati indefinitamente dall'utilizzatore finale configurando ed interconnettendo opportunamente un insieme di blocchi fondamentali.
    - Low-volume productions - dynamic prototyping, testing, research & development
- Entrambi possono essere programmati utilizzando un **linguaggio di descrizione dell'hardware** (Verilog o VHDL tipicamente)



- Mentre il Verilog (e il System Verilog) è preferito per il design degli ASIC, il VHDL è prevalente nel campo degli FPGA
- Il Verilog viene usato largamente negli USA, mentre in Europa il VHDL è più diffuso

Il linguaggio VHDL

- Il VHDL (**V**ery High Speed Integrated Circuits **H**ardware **D**escription **L**anguage) è un linguaggio di **descrizione dell'hardware:** *non descrive quali **operazioni** un esecutore deve svolgere per ricavare il risultato di una elaborazione, bensì descrive gli **elementi** che costituiscono il circuito digitale in grado di effettuare l'elaborazione richiesta*

- Il VHDL è un linguaggio **concorrente**

- Una descrizione VHDL può essere fatta a diversi **livelli di astrazione**

Il linguaggio VHDL: livelli di astrazione (1/2)

I livelli di astrazione utilizzati per descrivere l'architettura di un sistema in VHDL sono:

- **Dataflow**: utilizzato tipicamente per descrivere circuiti combinatori, consiste nell'assegnare ad ogni segnale il valore risultante da una espressione booleana
  - un circuito è visto come una combinazione di porte elementari a cui corrisponde in VHDL una serie di operatori (and,or,xor..)
- **Structural**: consiste nel definire la funzionalità di un circuito in termini di componenti e loro interconnessione
- **Behavioral**: consiste nel definire la funzionalità di un circuito (sia combinatorio che sequenziale) in termini di una descrizione del suo comportamento
  - Attenzione: una descrizione behavioral potrebbe non essere sintetizzabile!
  - Viene utilizzato solitamente per definire i testbench da usare in fase di simulazione o come «placeholder» per componenti di cui non si conosce ancora bene la struttura

Il linguaggio VHDL: livelli di astrazione (2/2)

- Un ulteriore livello di astrazione possibile di un design è quello **Register Transfer Level** (RTL), che consiste nel descrivere un design in termini di registri e porte logiche e del flusso dei segnali attraverso di essi.
  - I building block a tale livello sono RAM, ROM, flip-flop, registri, ma anche mux, demux, sommatori, moltiplicatori, …

- Ad un livello di astrazione inferiore, troviamo delle descrizioni più aderenti ai componenti elementari effettivamente disponibili nella tecnologia target (es. porte elementari o transistor)

Contenuti del corso

Progetto di macchine combinatorie e sequenziali

- Recap macchine «notevoli» e loro **composizione** per creare sistemi complessi

Progetto di architetture per la comunicazione tra diverse entità e studio dei protocolli di comunicazione

Studio del VHDL come linguaggio

- principali costrutti

Analisi dell'architettura dei dispositivi FPGA target

Progetto di sistemi digitali realizzati dall'interconnessione di diverse componenti governati da una logica di controllo complessa

Utilizzo del VHDL alla luce delle coding guidelines fornite dal produttore di FPGA

Utilizzo di un IDE professionale per l'editing, simulazione e sintesi di progetti digitali

Realizzazione di sistemi digitali complessi su board di sviluppo dotate di FPGA

Modalità di esame

- L’esame si compone di 3 parti fondamentali:
  1. Un elaborato di gruppo composto da alcuni esercizi di progetto di diversa complessità, che saranno svolti dagli studenti (auspicabilmente) durante il corso e che saranno discussi in sede di esame
  2. Un esercizio di progetto da svolgere direttamente in sede di esame (progetto + implementazione VHDL e simulazione)
  3. Una prova orale per accertare le conoscenze e competenze maturate

Materiale didattico e altri ausili

- Il materiale didattico sarà caricato nel team del corso e consiste in:
  - Slide del docente per inquadrare i concetti fondamentali
  - Documentazione ufficiale fornita dal produttore dell'IDE e degli FPGA di riferimento per il corso
  - Progetti VHDL completi esemplificativi

- Durante il corso (tra ottobre e novembre) saranno distribuite ai diversi gruppi delle board di sviluppo dotate di FPGA e dispositivi di I/O da utilizzare per svolgere i propri elaborati
- Saranno svolte delle esercitazioni in aula per preparare adeguatamente gli studenti allo svolgimento delle prove di progetto d'esame